科技信息 计算机与网络 基于ＶＨＤＬ语言硇 滤波器软件设计 淮安信息职业技术学院信息与通信工程系 蔡楠 ［摘要］本文以一个具体指标参数的ｆｉｒ滤波器为例，详细介绍了基于ＶＨＤＬ语言设计ｆｉｒ滤波器的软件设计流程，从最初的方案确 定、并利用ｍａｄａｂ对滤波器参数的计算、ＶＨＤＬ代码的编写并最终通过ｍａｄａｂ的ｃｏｎｙ函数可以验证ＦＩＲ滤波器卷积的结果。 ［关键词］ＶＨＤＬ ｆｉｒ滤波器一ｍａｔｌａｂ １、基于ｍａｔｌａｂ工具的滤波器系数计算 ｍａｆｌａｂ中有专用的滤波器设计和分析工具，在ｍａｔｌａｂ命令编辑窗 、前言 对于有限长脉冲响应（ＦＪＲ）滤波器而言，他它的系统函数只有零 点，除原点外，没有极点，因而ＦＩＲ滤波器总是稳定的。如果他的单位脉 冲响应是非因果的，总能够方便的通过适当的移位得到因果的单位脉 冲响应，所以ＦＩＲ滤波器不存在稳定性和是否可实现的问题。它的另一 个突出的优点是在满足一定的对称条件时，可以实现严格的线性相位。 由于线性相位滤波器不会改变输入信号的形状，而只是在时域上使信 号延时，因此线性相位特性在工程实际中具有非常重要的意义，如在数 据通信、图像处理等应用领域，往往要求信号在传输和处理过程中不能 有明显的相位失真，因而线性相位ＦＩＲ滤波器得到了广泛的应用。 二、设计指标 设计一个ｌ６阶低通线性相位ＦＩＲ滤波器； 要求采样频率Ｆｓ为８０ＫＨｚ； 截止频率 为ＩＯＫＨｚ； 采用函数窗法设计，且窗口类型为Ｋａｉｓｅｒ，Ｂｅｔａ为０．５； 输入序列位宽为１Ｏ位的有符号数（最高位为符号位）； 输出序列位宽为１０位的有符号数（最高位为符号位）。 三、设计思路 首先通过ｍａｔｌａｂ计算出符合设计要求的滤波器冲激响应系数。为 了简便代码编写过程，将整个电路规划为语言编辑和原理图编辑两个 单元，其中语言编辑部分负责编辑整个滤波器电路中所需用的单元器 件，包括寄存器、加法器、减法器以及乘法器几个单元器件；原理图编辑 部分完成单元器件的电气连接工作。整个电路的原理图设置方案如图 １所示： 图１滤波器整体设计思路 图２ Ｆｉｌｔｅｒ Ｄｅｓｉｇｎ＆Ａｎａｌｙｓｉｓ Ｔｏｏｌ窗口 四、设计过程 口输入Ｆｄａｔｏｏｌ指令，敲击回车即可打开ＦｉｌｔｅｒＤｅｓｉｎｇ＆ＡｎａｌｙｓｉｓＴｏｏｌ窗 口（如图２所示），在该工具的帮助下，我们可以完成ｎ ｒ．滤波器系数的 计算工作。 按设计指标参数要求，输入相关需要参数，然后单击Ｄｅｓｉｎｇ Ｆｉｈｅｒ 按钮，开始进行相关参数计算。在计算结果中我们可以看到该滤波器的 一些相关曲线，如幅频响应（如图３）、相频响应（如图４）、冲激响应（如 图５）等以及具体的系数值（如图６）。 图３幅频特性 图４相频响应 图５冲激响应 图６具体参数值 计算的结果可通过Ｆｉｌｅ下拉菜单中的Ｅｘｐｏｒｔ命令取出，点击Ｅｘ— ｐｏｒｌ打开Ｅｘｐｏｒｔ对话框，点击ＯＫ按钮可将滤波器系数数据存放到当前 工作空间，并以Ｎｕｍ命名。 对ＦＩＲ滤波器的系数进行调整，做整数化操作。可得到滤波器整数 化的系数为［－３１－８８－１０６－５４ ７０ ２３９ ４０１ ４９９ ４９９ ４０１ ２３９ ７０—５４—１０６—８８—３１］。 ２、单元器件的语言编辑 需要用ＶＨＤＬ编译的单元器件包括： 寄存器模块，寄存器用于寄存一组二值代码，只要求它们具有置１、 置０的功能即可。在本设计中用Ｄ触发器组成寄存器，实现寄存功能。 本设计中使用带异步复位ｒｓｔ端的Ｄ触发器，当ｒｓｔ＝１时，输出信号 ｑ＝０，当ｒｓｔ＝Ｏ且上升沿脉冲到达时ｑ＝ｄ。 加法器模块，实现两个有符号数的相加运算。即将输入的两数，在 时钟脉冲到来时相加运算，输出结果。在本设计有８个两个１Ｏ位 有符号数相加产生一个１１位有符号数的加法器、一个１８位和ｌ９位有 符号数相加产生２０位有符号数的加法器、一个两个２０位有符号数相 加产生一个２１位有符号数的加法器、一个两个１９位有符号数相加产 生一个２Ｏ位有符号位数的加法器、一个２０位和２１位有符号数相加产 生２２位有符号数的加法器以及一个２Ｏ位和２２位有符号数相加产生 ２３位有符号数的加法器电路。其中一个２Ｏ位和２２位有符号数相加产 生２３位有符号数的加法器电路为最后一级，所以在加法器电路中在引 入低位舍去功能只保留最终ｌＯ位输出，最终保留１０位输出采用了直 接取输出２３位数的高十位的方法，因此在输出中近似等于除掉了２ １３ 即８１９２以后的结果。 减法器模块：实现零值减去两个有符号数的减法运算。即用零值减 去输入的两数，在时钟脉冲到来时做减法运算，输出结果。一３１和一８８ 的乘结果都只包含了乘系数３１和８８的数值，并没有将两个负号代入， 所以两乘法器后面的加法器运算改为减法器模块，采用０—３１ 累加结 果一８８＊累加结果的方法，实现（一３１） 累加结果＋（一８８） 累加结果的 计算。一１０６和一５４后面的加法器采用同样的方式处理。 乘法器模块：从资源和速度考虑，常系数乘法运算可用移位相加来 实现。将常系数分解成几个２的幂的和形式。滤波器系数分别为一３１、 一８８ —１０６ —５４ ７０ ２３９ ４０１ ４９９、４９９、４０，、２３９ ７０ —５４、一１０６、一８８， 一３ｌ。算法：其中带负号数先乘去负号的整数部分，在后面的求和中做减 法运算。编码方式如下：３ｌ被编码为２＾５—２＾０、８８被编码为２＾６＋２＾４＋２ ３、 １０６被编码为２＾６＋２ ５＋２＾３＋２ １、５４被编码为２＂６—２ ３—２＾ｌ、７Ｏ被编码为 ２＾６＋２－＇２＋２＾ｌ、２３９被编码为２ ８一Ｔ４—２＂０、４０１被编码为２＂９—２＾７＋２＾４＋２＂０、 ．．．——２３７—－－—— 科技信息 计算机与网络 ４、仿真结果验证： ４９９被编码为２＂９—２ ３—２＂２—２＂０。实现输入带符号数据与固定数据两个二 进制数的乘法运算。当到达时钟上升沿时，将两数输入，运算并输出结 果。 因篇幅，此处仅给出一乘４９９乘法器模块电路代码： ｓＩＯＮＡＬ ｓ３：ｓＩＧＮＥＤ ｎ２ Ｏ＂－（ ０Ｄ００ｏｏＯ０ｏ”＆ ｆ】Ｏ ＬＩＢＲＡＲＹ ｉｃｃｃ，Ｄ０ｗＮＴ０ ０１： ＤＯ￣ＦＮＴＯ０））； ＵＳＥｉｅｅｅ ｓｔｄ＿ｌｏｇｉｃ一１１６４ ａｌｋ ＳＩＧＮＡＬ ｓ４：ＳＩＧＮＥＤ（１０ ｌ Ｅ ＵＳＥｉｅ￣ｅ ｓｔｄｌｏｇｉｃａｎｍ ＤＯ＇￣ＪＮＴＯ０）， ｓ５＜－￣１’＆ｓｌ（１８ ｄｏ￣ｌｔｏ ……………一…－ ＳＩＧＮＡＬ ：ｓＩＯＮＥＤ（１９ Ｏ＂－（１１１１１１１”＆ｓ２（１３ ＤＯＷＮＴＯ ＥＮＴ１ＴＹｍｕｉｒ４９９ Ｉｓ ＤＯＷＮＴＯ０、： Ｏ＂・ １１１１１１１”＆ｓ３０２ ＤＯＷＩＣｒＯ ｐｏｌ￣ｒ（ｅｌｋ ＩＮ ＳＴＤ Ｌ０ａＩｃ， ＢＥＧＩＮ ０））－ １１１１１１１１１”＆ｓ４（１０ Ｄｉｎ：ＩＮ ｓＩａＮＥＤ（１０ ＤＯＷＮＴＯ０＂； Ｄ０ｗＮＴ０Ｏ Ａ１：ＰＲＯＣＥＳＳ（ＤＩｎ，ｓ１．ｓ２，ｓ３，ｓ４） ＥＮＤＩＦ； Ｄｏｕｔ ｏ【，ｒ Ｓ ０ＮＥＤ ＢＥＧＩＮ ＥＮＤ ＰＲＯＣＥ，ＳＳ； （１９ ＤＯ＇￣ｒｒＯ ０】）； ｓｌ＜＝Ｄｍ＆＇００Ｏ００００００。； Ａ２：ＰＲＯＣＥＳＳ（ｃ￣，ｓ５） ＥＮＤ ｎｍｌｔ４９９； ｓ２＜＝Ｄｉｎ＆＇０００－． ＢＥ ・・・・・－－・－・・・・－－－・・・・・・・ ｓ３＜＝Ｄｉｎ＆＇００ ＩＦ ｃⅡ‘’Ｅｖ目盯＾ＮＤ ＡＲｕｌｔｔｔｅ．ＣＴＵＲＥｔｍ￣ｔ４９９ ＯＦ ｓ４＜＝Ｄｉｎ； ｅｌｋ－’Ｉ’ＴＨ ｍｕｈ４９９ＩＳ ＩＦ０Ｄ （１Ｏ －ｏ’）ＴⅢＮ Ｄｏｕｔ＜＝ｓＳ； ＳＩＧＮＡＬ ｓｌ：ＳＩＧＮＥＤ（１９ ｓ５＜＝ ＆ｓ１０ｓ ｄｏｗｎｔｏ ＥＮＤＩＦ； ＤＯＷＮＴＯ０）， ０））－（－ｏｏｏｏｏｏ。＆ｓ２（１３ ＤＯＷＮＴＯ ＥＮＤＰＲＯＣＥＳＳ； ＳＩＧＮＡＬ ｓ２：ｓＩａＮＥＤ（１３ ０】 － 啪。０００ （Ｉ２ ＥＮＤｍｕｉｒ４９９； ＤＯＷＮＴＯ０）；ＤＯＷＮｙ０ 其仿真结果如图７所示，符合预期效果。 １—－Ｏ 图７乘４９９仿真结果 ３、原理图编辑 将语言编辑的单元器件分￣ＵＣ＇Ｊ建元件，将元器件按设计思路中的 图ｉ连接搭建成整体的滤波器电路。其中ｃｌｋ和ｒｓｔ信号采用了总线名 称的连接方式。 原理图电路编辑结果如图８所示： 图８滤波器原理图编辑结果 为了与ｍａｔｌａｂ的ｃｏｎｙ函数结果做比对在输出端额外引入了Ｓ输出 端口，用来显示无截短的滤波器输出结果ｆ２３位）。 Ｊ ｌｌ 【Ｉ ＩＩ ｛Ｉ Ｉ ｌ Ｉ 『 Ｉ ｌＩ 『 ０ Ｘ Ｔ ｘ ０ Ｘ 口 工 ５ Ｉ １ ｘ ０ ｘ １ ！§ 墼 ｘ ！ 工 】（ 翌！ ！！！曼 Ｘ 型 Ｘ 唑 ！ ——— 墅 ２＾ ２气ｍ ２巨ｕ， ２． － 图９滤波器仿真结果 ．．．．——２３８．．—．— 利用ｍａｔｌａｂ的ｃｏｎｙ函数可以验证ＦＩＲ滤波器卷积的结果，在表１ 中通过比对来进行对结果的说明。随机输入序列【＿４５４，一３９，５５，４６３，一３３ １． 一５２，１２８，２６１。 表１仿真结果验证 滤波器仿真无截 短输出２３位 ｃｏｎｖ函数输出 滤波器仿真截 断输出ｌＯ位 ｃｏｎｙ函数除 ２ １３（８１９６） １４０７４ １４０７４ ｌ １．７ｌ８Ｏ ４ｌｌ６ｌ ４ｌ１６１ ５ ５．０２４５ ４９８５１ ４９８５ｌ ６ ６．０８５３ ９４５７ ９４５７ ｌ １．１５４４ －６５９８７ －６５９８７ －９ －８．Ｏ５５ｌ 一１３２５４４ —１３２５４４ －１７ －１６．１７９７ －１７６８３３ －１７６８３３ —２２ —２１．５８６ｌ －１８５３１４ －１８５３１４ －２３ －２２６２１３ －１４９５ｌ３ －１４９５１３ －１９ 一ｌ８．２５ｌ１ －８０８２４ —８０８２４ 一ｌ０ －９．８６６２ －３２６６ －３２６６ 一Ｉ －０．３９８７ ５８３８２ ５８３８２ ７ ７．１２６７ ８７０１９ ８７０１９ １０ １０．６２２４ ８０３５６ ８０３５６ ９ ９．８Ｏ９１ ５Ｏ４１ｌ ５Ｏ４１１ ６ ６．１５３７ ｌ５３７８ １５３７８ ｌ １．８７７２ ２５４３ ２５４３ ０ Ｏ．３１０４ ｌＯ６ｌ９ １０６１９ １ １．２９６３ １５１９５ １５１９５ １ １．８５４９ －１３５ －１３５ －１ －０．Ｏｌ６５ 一ｌ２４Ｏ８ —１２４０８ —２ －１．５１４６ －６２５６ －６２５６ 一ｌ －０．７６３７ —８（）６ －８０６ 一ｌ －０．０９８４ 经仿真结果对比可知。在截短前的滤波器输出和ｍａｔｌａｂ卷积乘结 果完全一致，滤波器功能完好。由于在本设计中为节约硬件资源，故在 最后一位输出前进行截短操作，导致在截短后个别数据引入的误差。 五、总结 在电子系统中，具有良好的线性特性的ＦＩＲ数字滤波器被广泛使 用，属于信号处理的基本构成之一。在本次的设计过程中采用了层次 化、模块化的设计思想，将整个电路设计划分为多个功能模块，利用 ＶＨＤＬ语言分别对每一个模块编写代码，简化了代码编写的复杂 性，每个代码编写完先仿真，确保功能准确，从而有效的提高了每 个对立模块的可靠性。经代码编写出的相应功能部件再经过原理图输 入技术，电气连接成最后的ＦＩＲ数字滤波器的结构，并最终完成系统设 计。经最后验证，该设计符合预期设计要求。在实际应用中，只需按要求 修改滤波器参数，并对程序作较少的改动，即可实现不同截止频率的 ｎＲ滤波器，实用性较强。 参考文献 ［１儿巴西］ＶｏｌｎｅｉＡ．Ｐｅｄｒｏｎｉ著，乔庐峰等译．ＶＨＤＬ数字电路设计 教程．北京：电子工业出版社．２００５ ［２］［美］Ｓａｎｊｉｔ Ｋ．Ｍｉｔｒａ著，孙洪等译．数字信号处理．北京：电子工业 科学出版社，２００５ ［３］郑阿奇．ＭＡＴＬＡＢ实用教程．北京：电子工业出版社，２００４ ［４］楼顺天，李博菡．基于ＭＡＴＬＡＢ的系统分析与设计．西安：西安 电子科技大学出版社．１９９８
